目前广泛用于通信行业的sige-bicmos至少有四代。每一代的技术复杂性和性能各异，几何结构从0.35mm 至 0.13mm， 频率从40 ~ 200 ghz。作为示例，图1显示了覆盖主要通信终端市场的捷智半导体的四代sige-bicmos技术生产工艺。
2. sige120
sige 120是以10gb 和 40gb 产品为目标的0.18mm，150 ghz，sige-bicmos 生产工艺技术。由于历史的原因，这一技术被命名为sige 120，而不是sige 150。表1给出了 sige120的主要特性。
工艺流程开始时通过高剂量注入和发展外延层形成埋层。该方法与高能量注入相比可以使集电极电阻小并在低vce下维持高ft（通常用于高速网络应用中）。
深沟漕用来减小集电极衬底间电容，漕中放入了氧化物衬里，然后填入多晶硅。这对于缩短高速器件(如dividers and serders)开关的滞后时间至关重要。注入氧化物的浅沟漕和双栅极氧化物来形成1.8v 和 3.3v mos晶体管。
三极管晶体管是在形成cmos的栅极后集成的。首先用单晶圆rt-cvd反应器淀积sige层，ge从靠近基极-发射极接点处的0%上升到靠近集电极-基极接点处的约30%。工艺的第二步是淀积和图形化“牺牲”发射极。在“牺牲”发射极两侧沉积和图形化侧墙（spacer）形成衬垫，侧墙在此还起到对外部基极注入进行自动调准的功能。“牺牲”发射极在外部基极掺杂物注入后被除掉。并且在“牺牲”发射极的原来位置上重新淀积“真正”的发射极。通过这样的方式，“牺牲”发射极的尺寸恰好确定终发射极的尺寸。使用牺牲发射极直接确定发射极的尺寸，从而获得比依靠内部垫片的技术更可靠的重复性。另外，此方法不需要选择外延即可能产生自动调准的发射极-基极。后使用不同的集电极注入能量和注入量来决定基极-集电极之间的击穿电压。表1示出了3个npn晶体管的ft 和 bvceo。
接下来和传统的场效应管集成相似，依次形成侧墙，源极和漏极和硅化钴来完成cmos器件。后端包括六层金属，一个电容器，一个金属电阻和两层厚的金属层，以改善电感器性能和降低线间连接的电阻。图2显示了后端的扫描电镜的截面图。
3. sige 90： 无线通讯的sige-bicmos 技术
sige 90去除了sige 120中那些与无线通讯应用无关的器件，并对有关的无源器件进行了改进，使得由sige-bicmos工艺生产的无线通讯产品价格更低，提高运用sige-bicmos工艺生产通讯产品的竞争性。
对于手机无线信号的接收和发送器件，通常不需要1.8v cmos，因为大多数数字电路都置于一块独立的基带芯片上。因此sige 90中仅采用了3.3v cmos。而且对于通常在低电流密度下工作的2~5 ghz应用来说，具有150 ghz 峰值 ft的晶体管没有用处，因此仅使用了表1中列出的标准高电压晶体管。由于低寄生效应的原因，这些器件仍保持了高fmax和的噪声特性及低电流特性。深漕沟结构也被去除，因为大多数射频模块使用尺寸比较大的器件，而使用深漕隔离不能为这些器件带来多少好处，而且这些器件对于集电极衬底间电容也不太敏感。低值金属电阻被高值多晶硅电阻替代（1000 w/sq），而且mim电容器的密度也被从1ff/mm2提高至1.5 ff/mm2，以降低模块成本。此外还有6mm厚的六金属层可供选择，该厚金属层可以减小电感器尺寸，从而进一步降低模块成本。